

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-021024
(43)Date of publication of application : 24.01.1992

(51)Int.Cl. G06F 3/153
H04N 1/00


(21)Application number : 02-124689 (71)Applicant : SEIKO INSTR INC
(22)Date of filing : 14.05.1990 (72)Inventor : MUNEMASA TAKAYUKI

(54) AUTOMATIC INITIALIZING CIRCUIT FOR VIDEO INTERFACE

(57)Abstract:

PURPOSE: To attain the automatic initialization of a video interface by reading in an ID code incorporated in an interface cable through an I/O port, reading out the corresponding parameter from a memory, and setting it to each function block.

CONSTITUTION: A host interface cable constituted of a connector 1 and a signal line (a) inputs a video signal inputted from the signal line (a) to an image input circuit 7 through a signal line (h). An ID code incorporated in the connector 1 is inputted to an I/O port 4 through a signal line (b), and inputted to a CPU 5 through a signal line (d), a CPU bus (c), and a signal line (e). The CPU 5 reads out a parameter having the same ID code as the inputted ID code from a memory 6, and inputs and sets it to the image input circuit 7 through a signal line (g). In such a manner, the automatic initialization of a video interface can be attained.



⑩ 日本国特許庁 (JP) ⑪ 特許出願公開
 ⑫ 公開特許公報 (A) 平4-21024

⑬ Int. Cl.³
 G 06 F 3/153
 H 04 N 1/00

識別記号 340 A 9188-5B
 107 A 7170-5C

⑭ 公開 平成4年(1992)1月24日

審査請求 未請求 請求項の数 1 (全3頁)

⑮ 発明の名称 ビデオインターフェースの自動初期化回路

⑯ 特願 平2-124689
 ⑰ 出願 平2(1990)5月14日

⑮ 発明者 宗政孝幸 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式会社内

⑯ 出願人 セイコー電子工業株式 東京都江東区亀戸6丁目31番1号
 会社

⑮ 代理人 弁理士林敬之助

明細書

初期化回路。

1. 発明の名称

ビデオインターフェースの自動初期化回路

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、ハードコピー装置のビデオインターフェース回路に於て、接続対象とする各社のホストコンピューターに応じたパラメーターの自動設定を行なう、ビデオインターフェースの自動初期化回路に関する。

【発明の概要】

本発明は、ハードコピー装置の電源投入時又は、リセット時、インターフェースケーブルに内蔵したIDコードをI/Oポートを経由して読み込み、IDコードに対応した接続対象の各ホストコンピューターに対応するパラメーターを、メモリーから読み出す手段と、

2. 特許請求の範囲

IDコードを内蔵したホストインターフェースケーブルと、

IDコードを読み込む入力ポートと、

接続対象の各ホストコンピューターに対応するパラメーターをIDコードと間違づけて内蔵するメモリーと、

IDコードに従って、接続するホストコンピューターに対応するパラメーターをメモリーから読み出す手段と、

読み出したパラメーターをハードコピー装置のビデオインターフェースに設定する手段とで構成され、電源投入時に、各々のホストコンピューターに応じたパラメーターの自動設定を可能とした事を特徴とする、ビデオインターフェースの自動

【従来の技術】

従来、ハードコピー装置のビデオインターフェ

特開平4-21024 (2)

ース回路では、電源投入後又は装置のリセット後キースイッチ操作により、接続対象の各ホストコンピューターに対応したパラメーターを入力していた。又、これらのパラメーターをメモリーに記憶しておく事により、同一ホストで2回目以降に使用する場合、パラメータ入力は行なわずメモリー内のパラメーターをロードして立上げる形をとっていた。

【発明が解決しようとする課題】

従来の技術では、設定するパラメータの数が多い為、設定を間違えて何回も設定、確認を行なつたりして居り、時間がかかっていた。

又、メモリーに記憶させたパラメーターをロードして立上げる方法では、同一のホストコンピューターで使用する場合は良いが、接続対象ホストコンピューターが変わった場合、それまでのパラメーターを変更する必要があり、パラメーターの入力、設定を最初からやり直さなければならないという欠点があった。

【課題を解決するための手段】

た IDコードは、信号線 h を経由して I/O ポート 4 に入力される。I/O ポートに入力された IDコードは、信号線 d、CPU バス c、信号線 e を経由して、従来技術によって構成される CPU 5 に入力される。CPU 5 は、入力された IDコードと同じ IDコードを持つパラメーターをメモリー 6 より信号線 f と CPU バス c を経由し読み出し、信号線 g を経由して画像取り込み回路 7 に入力、設定する。設定終了後、画像取り込み回路 7 は、設定されたパラメーターに従いビデオデーターの取り込みを行なう。

第2図は、第1図の中の IDコード内部部分の詳細である。本図に示す例は、

IDコード = 1101

を発生する場合を示す。3のブルアップ抵抗は、コード1を発生する為のものであり、2のGND接続線は、コード0を発生する為のものである。第2図の例では、コネクタ1内の接続処理に於て、P3とP5が接続されて居り、bit 2のみ0で他のビットが1となっている。従って次の表

従来の問題点を解決するために、本発明は、IDコードを内蔵したホストインターフェースケーブルと、IDコードを読み込む入力ポートと、接続対象の各ホストコンピューターに対応するパラメーターを内蔵するメモリーという構成とした。

【作用】

ホストインターフェースケーブルに内蔵された IDコードは、I/O ポートによって読み出され、従来技術によって構成される CPU に送られる。CPU は、入力された IDコードに対応するパラメーター群のメモリーからの読み出し、各機能ブロックへの設定を行なっている。

【実施例】

以下、本発明の実施例を図面にもとづいて説明する。

第1図において、コネクタ 1 および信号線 a とで構成されるホストインターフェースケーブルは、信号線 a より入力されるビデオ信号を信号線 b を経由して従来技術によって構成される画像取り込み回路 7 に入力する。コネクタ 1 内に内蔵され

に示す図 3 のパラメーターセットがロード対象となり、本パラメーターセットを画像取り込み回路 7 にセットする事により、対応するホストコンピューターからのビデオデーターの取り込みが可能となる。

本実施例では、表に示す様に 16 種類のホストコンピューターの接続をサポートする例となっているが、IDコードのビット数を増やす事により、拡張が可能であることは、断わるまでもない。又、本表の内容がメモリー 6 に格納されて居る。

特開平4-21024 (3)

No	I D コード bit4 bit3 bit2 bit1	バラメーター
1	1 1 1 1	バラメーターセット1
2	1 1 1 0	バラメーターセット2
3	1 1 0 1	バラメーターセット3
4	1 1 0 0	バラメーターセット4
⋮	⋮	⋮
16	0 0 0 0	バラメーターセット16

表

以上説明した一連の操作を、ハードコピー装置の電源投入時又は、リセット時に実行する事により、ビデオインターフェースの自動初期化が可能となる。

〔発明の効果〕

以上、本発明は、ハードコピー装置の電源投入時又はリセット後の、バラメーターの入力を不要とし、更に、ホストコンピューター変更時のバラ

メーターの再入力、初期化を不要とするという効果を有する。


又、入力時のミス等による初期化時の時間のロスの防止の効果を有する。

4. 図面の簡単な説明


第1図は、本発明の実施例を表わす図、第2図は、本発明の実施例中のI Dコード発生部の詳細を表わす図である。

- 1 . . . コネクタ
- 2 . . . G N D 接続線
- 3 . . . ブルアップ抵抗
- 4 . . . I / O ポート
- 5 . . . C P U
- 6 . . . メモリー
- 7 . . . 画像取込み回路

以上



第1図



第2図